KAIST, 삼성전자와 시스템 반도체 칩 추가 지원 협약

[이데일리 강민구 기자] 한국과학기술원(KAIST)과 삼성전자(005930)가 23일 KAIST 반도체설계교육센터 동탄교육장에서 ‘130nm BCDMOS 공정 지원’ 협약을 체결한다.

삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 복합고전압소자(BCDMOS)는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다.

(사진=KAIST)

KAIST는 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, KAIST 반도체설계교육센터는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴과 기술 지원 환경을 마련했다.

센터는 삼성전자와 협력해 지난 2021년부터 28nm 로직 공정 칩 제작 기회를 학생들에게 제공해 왔다. 지난해 28nm 완전 공핍형 실리콘 온 인슐레이터(FD-SOI) 공정 지원도 추가했다.

올해 제공된 28nm 공정에는 30개 대학 160개 팀, 800여명의 학생이 설계에 참여해 칩을 제작하고 있다. 이번 협약으로 추가된 130nm BCDMOS 공정에는 올해 하반기 20개 팀을 시작으로 내년부터 2년간 상하반기 각 20개 팀이 칩 제작에 참여할 예정이다.

양 기관은 이번 협약을 통해 두 기관은 반도체 전문 인력 양성을 위한 협력을 더욱 강화할 계획이다

박인철 KAIST 반도체설계교육센터 소장은 “삼성전자의 130nm BCDMOS 공정 지원은 해당 분야를 연구하는 대학에 제작 기회를 제공해 연구 성과를 향상하는 데 기여할 것”이라며 “전력 관리와 고속 통신 분야에서 중요한 역할을 하는 공정으로 학생들이 기술 개발 경쟁력을 갖춘 전문 설계 인력으로 성장하게 될 것”이라고 말했다.